WWW.DISSERS.RU

БЕСПЛАТНАЯ ЭЛЕКТРОННАЯ БИБЛИОТЕКА

   Добро пожаловать!


Pages:     | 1 |   ...   | 6 | 7 || 9 |

• При каких изменениях сигнала на синхровходе C могут происходить изменения состояния динамического D -триггера • При каком логическом уровне сигнала на D входе динамический D -триггер устанавливается в единичное состояние • При каком логическом уровне сигнала на D входе динамический D -триггер устанавливается в нулевое состояние • При каких изменениях сигнала на синхровходе C не могут происходить изменения состояния динамического D -триггера 5.7. С учетом данных эксперимента и ответов на вопросы п.

5.6. заполнить таблицу истинности динамического D -триггера (табл. 6.5).

Таблица 6.Установившееся логическое Подаваемая логическая комбинация состояние на выходах после входных сигналов подачи входных сигналов (момент времени t) (момент времени t+1) C D Qt+1 Qt+0 Х 1 Х 6. Провести исследования работы T -триггера, реализованного на основе динамического D -триггера на логических элементах 2И-НЕ.

Схема лабораторной установки приведена на рис. 6.8. Из нее видно, что T -триггер представляет собой динамический D -триггер охваченный цепью обратной связи (выход Q – вход D ). Эта связь запаздывающая из-за конечности времени распространения сигналов в логических элементах. Запаздывание принципиально необходимо для работы схемы.

Для проведения исследований выполнить следующую последовательность действий:

6.1. В установке для исследования динамического D -триггера (рис. 6.6) удалить переключатель SB1 и соединить вход D с выходом Q.

6.2. Сохранить открытый файл под именем «№ компьютера_ t(2d(2И_НЕ)).ewb» в папке «2102» (File Save As… впечатать имя сохраняемого файла, например «W2_ t(2d(2И_НЕ)).ewb» нажать кнопку «Сохранить» при помощи левой клавиши мыши.

6.3. Включить лабораторную установку, используя переключатель в правом верхнем углу окна программы Electronics Workbench v.5.12.

6.4. Зафиксировать и отметить на графиках рис. 6.9 логические уровни выходных сигналов Q и Q триггера при различных уровнях сигнала на синхровходе C. Уровень входных сигналов задавать при помощи ключа SB2 последовательно в соответствии с временными диаграммами на рис. 6.9.

Рис. 6.8. Схема установки для исследования T -триггера на основе динамического D - триггера.

С t Q t _ Q t Рис. 6.9. Временные диаграммы работы T - триггера.

6.5. Проанализировать полученные данные и получить ответы на следующие вопросы:

• При каких условиях T -триггер устанавливается в единичное состояние • При каких условиях T -триггер устанавливается в нулевое состояние • При каких логических уровнях входного сигнала T -триггер осуществляет сохранение своего состояния 6.6. С учетом данных эксперимента и ответов на вопросы п.

6.5. заполнить таблицу истинности T - триггера (табл. 6.6).

Таблица 6.Установившееся логическое Подаваемый логический уровень состояние на выходах после синхросигнала подачи синхросигнала (момент времени t) (момент времени t+1) C Qt+1 Qt+6.7. Завершить работу, закрыв программу Electronics Workbench не сохраняя файлов с результатами моделирования. (File Revert to Saved… ОК).

Содержание отчета 1. Цель работы 2. Программа работы 3. Принципиальные электрические схемы всех лабораторных установок.

4. Временные диаграммы и таблицы с экспериментальными данными.

5. Краткие выводы по работе.

Контрольные вопросы При допуске к лабораторным работам:

1. Какая цель и программа работы 2. Какое назначение и область применения триггеров 3. Что такое логическое сложение, умножение и отрицание 4. Какие уровни напряжения соответствуют логическому нулю, а какие логической единице 5. Как условно обозначаются логические элементы на электрических принципиальных, функциональных и структурных схемах 6. Как условно обозначаются статические и динамические D - и T -триггера на электрических схемах 7. Чем отличается триггер от комбинационной схемы 8. Какой триггер называется асинхронным 9. Какой триггер называется синхронным 10. Чем отличаются статические триггера от динамических 11. Чем отличаются однотактные триггера от двухтактных 12. При каких логических уровнях входных сигналов синхронный статический D -триггер устанавливается в единичное состояние 13. При каких логических уровнях входных сигналов синхронный статический D -триггер устанавливается в нулевое состояние 14. При каких логических уровнях входных сигналов синхронный статический D -триггер осуществляет сохранение своего состояния 15. При каких условиях динамический D -триггер устанавливается в единичное состояние 16. При каких условиях динамический D -триггер устанавливается в нулевое состояние 18. При каких логических уровнях входных сигналов динамический D -триггер осуществляет сохранение своего состояния 19. При каких условиях T -триггер устанавливается в единичное состояние 20. При каких условиях T -триггер устанавливается в нулевое состояние При защите лабораторной работы необходимо ответить на все вышеперечисленные вопросы и, кроме того, необходимо:

1. Уметь начертить схемы и объяснить работу всех исследованных схем D и T -триггеров.

3. Уметь составить таблицу состояний (истинности) всех исследованных схем D и T -триггеров.

Тема ДВОИЧНЫЕ СЧЕТЧИКИ Теоретические сведения Простейший суммирующий двоичный счетчик может быть построен путем последовательного соединения счетных Т-триггеров.

На рис.7.1 приведена функциональная схема четырехразрядного двоичного счетчика с последовательным переносом, а на рис. 7.2 – временные диаграммы, поясняющие его работу.

DD1 DD2 DD3 DDQ 1 Q 2 Q 3 QTT TT TT TT C C C C C C Q Q 2 Q Q 1 Рис. 7.1. Двоичный суммирующий счетчик с последовательным переносом 1 2 3 4 5 6 7 8 9 10 11 12 C t Q 1 0 1 t Q 0 1 t Q1 1 t Q0 0 1 t Рис. 7.2. Временные диаграммы в двоичном суммирующем счетчике с последовательным переносом Каждый T -триггер изменяет свое состояние по срезу (1 0) сигнала на своем синхровходе C. Логические уровни на выходах триггеров соответствуют двоичным числам, которые возрастают с приходом каждого входного импульса. Например, после прихода 7-го импульса состояние триггеров будет следующим:

Q1=1, Q2=1, Q3=1, Q4=0.

Это двоичное число (0111) соответствует десятичному числу N10 = 0 23 +122 +1 21 +1 20 = 7.

Отсюда и название "суммирующий двоичный счетчик".

Из временных диаграмм следует, что частота импульсов на выходе каждого триггера в два раза меньше частоты их входных импульсов. Поэтому двоичные счетчики называют также делителями частоты. Общий коэффициент деления равен:

K = 2n, где: n - количество последовательно включенных триггеров.

На основе Т-триггеров можно построить вычитающий двоичный счетчик, если на вход последующего триггера подавать сигналы с инверсного выхода предыдущего триггера (см. рис. 7.3).

DD1 DD2 DD3 DDQ Q Q 3 QTT TT TT TT C C C C C C Q Q Q 2 3 Q Рис. 7.3. Вычитающий двоичный счетчик с последовательным переносом Число вычитаемых импульсов (в десятичном коде) -1 -2 -3 -4 -5 -6 -7 -8 -9 -10 -11 -12 -C t Q 1 t Q 1 t Q1 1 t Qt 1 1 0 15 14 13 12 11 10 9 8 7 6 5 4 Состояние счетчика (в десятичном коде) Рис. 7.4. Временные диаграммы в вычитающем двоичном счетчике с последовательным переносом Логические уровни на выходах триггеров (см. временные диаграммы на рис. 7.4) соответствуют двоичным числам, которые уменьшаются с приходом каждого входного импульса. До подачи импульсов на синхровход все разряды счетчика были установлены в единичное состояние, т.е. Q1=1, Q2=1, Q3=1, Q4=1. Это двоичное число (1111) соответствует десятичному числу N10 = 123 +1 22 +1 21 +1 20 = 15.

После поступления 8 импульсов состояние счетчика становится Q1=1, Q2=1, Q3=1, Q4=0, что соответствует десятичному числу 7.

Из нулевого состояния счетчик переходит - в максимальное (для четырехразрядного счетчика - это соответствует десятичному числу 15).

Как суммирующий, так и вычитающий счетчики могут иметь входы установки всех разрядов в единичное и (или) нулевое состояния. В последнем случае они называются обычно входами сброса.

Реализация установки в единичное состояние осуществляется объединением всех S -входов триггеров (на рис. 7.1 не показано). Реализация установки в нулевое состояние осуществляется объединением всех R -входов триггеров (на рис. 7.3 не показано). Имеются счетчики и с поразрядной установкой.

Анализируя схемы последовательных суммирующего (рис.7.1) и вычитающего (рис.7.3) счетчиков можно заметить, что они отличаются только цепью подключения синхровходов C всех T -триггеров, кроме первого. Это позволяет реализовать реверсивный двоичный счетчик на T -триггерах, используя между ними управляемые коммутаторы (мультиплексоры 2 в 1).

На рис. 7.5 приведена функциональная схема 3-х разрядного реверсивного счетчика. Этот счетчик может работать как суммирующий при подаче на управляющий вход "U " низкого логичеU ского уровня или как вычитающий, если подать на управляющий вход высокий логический уровень. В счетчике применены мультиплексоры (DD2, DD4), коммутирующие один из входов (X0 или X1) на свой выход в зависимости от логического уровня сигнала на адресном входе «A».

DD1 DD2 DD3 DD4 DDQ 1 Q 2 Q TT TT TT MS MS X0 XC X1 X C C C Q A A R R R Q Q 1 Сброс _ Вычитание/Сложение U/U Рис. 7.5. Реверсивный двоичный счетчик с последовательным переносом Рассматриваемый реверсивный счетчик имеет цепь асинхронного сброса всех триггеров в нулевое состояние. При подаче логической единицы на вход сброса разряды счетчика устанавливаются в состояние Q1=0, Q2=0, Q3=0, независимо от уровня сигнала на управляющем входе U.

U Общим недостатком всех счетчиков с последовательным переносом (в литературе их иногда называют асинхронными счетчиками) являются большие и неравномерные задержки распространения входного сигнала до всех выходов триггеров, что ограничивает их быстродействие и создает большие проблемы в создании многоразрядных счетчиков, особенно с произвольным коэффициентом счета.

Для выравнивания временных задержек всех триггеров применяют счетчики с параллельным переносом, которые называются также «синхронными счетчиками», потому что входной сигнал "С" подают параллельно на синхровходы всех триггеров. Синхронные счетчики обладают высоким быстродействием, легко допускают наращивание разрядности и реализации произвольных коэффициентов пересчета.

Модельный эксперимент Цель работы 1. Приобрести навыки моделирования и экспериментального исследования с помощью пакета программ Electronics Workbench:

1.1. Суммирующего счетчика с последовательным переносом на JK -триггерах.

1.2. Вычитающего счетчика с последовательным переносом на JK -триггерах.

1.3. Реверсивного счетчика с последовательным переносом на JK -триггерах.

2. Закрепить теоретические знания, полученные на лекциях и самостоятельных занятиях.

Программное обеспечение, приборы и элементы 1. Пакет моделирующих программ Electronics Workbench v.5.12, работающих в среде операционной системы Windows 98, Windows XP или Windows 2000. Путь запуска программы Electronics Workbench: «рабочий стол Windows» папка «Учебный процесс» ярлык.

2. Файл sum_ct2jk.ewb со схемой установки для исследования четырехразрядного суммирующего двоичного счетчика с последовательным переносом на JK -триггерах.

3. Файл sub_ct2jk.ewb со схемой установки для исследования четырехразрядного вычитающего двоичного счетчика с последовательным переносом на JK - триггерах.

4. Файл revCT2_jk.ewb со схемой установки для исследования трехразрядного реверсивного двоичного счетчика с последовательным переносом на JK - триггерах.

5. Файл Shablon11e.еwb с набором приборов и элементов для исследования двоичных счетчиков.

6. JK -триггера с асинхронными входами установки S и сброса R (см. рис. 7.6б). Путь выбора: группа логических компонентов Digital JK Flip-Flop with Active High Asynch Inputs Library «default» models «ideal».

7. Двухвходовые логические элементы 2И-НЕ TTLлогики типа TTL. Путь выбора: группа логических компонентов Logic Gates 2-Input NAND Gate Library «Dor1» models «TTL».

8. Источник питания «логическая единица» +Vcc, выдающий напряжение +5В. Путь выбора: группа компонентов источников Sources +Vcc Voltage Source) 9. Переключатели, управляемые назначенными клавишами. Путь выбора: Группа базовых компонентов Basic Switch.

10. Логические пробники, с напряжением срабатывания 2,4 В, что соответствует минимальному значению сигнала логической единицы цифровых интегральных микросхем TTL-логики. Путь выбора: группа компонентов индикаторные приборы Indicators Red Probe.

11. Заземление. Путь выбора: группа компонентов источников Sources Ground.

Программа работы 1. Изучить исследуемые схемы счетчиков лабораторной установки. При этом следует иметь в виду что отечественные стандарты на условные графические обозначения JK -триггеров несколько отличаются от обозначений программы Electronics Workbench v.5.12.

На рис. 7.6 приведены условные графические изображения этих триггеров в обоих стандартах.

S S J Q Q S TT J Q J J C C C _ _ K K K Q Q Q' R K R R а) б) Рис.7.6. Условные графические обозначения JK -триггеров с асинхронными входами установки ( S ) и сброса ( R ): а) по отечественном стандартам;

б) по стандартам программы Electronics Workbench v.5.2. Ознакомиться с типами и моделями элементов, применяемых в схемах счетчиков, уяснить пути их выбора и задания параметров.

3. На рабочем поле программы Electronics Workbench v.5.12 собрать схему и произвести исследование суммирующего счетчика с последовательным переносом на JK -триггерах.

4. На рабочем поле программы Electronics Workbench v.5.12 собрать схему и произвести исследование вычитающего счетчика с последовательным переносом на JK -триггерах.

5. На рабочем поле программы Electronics Workbench v.5.12 собрать схему и произвести исследование реверсивного счетчика с последовательным переносом на JK -триггерах.

Порядок проведения работы 1. Ознакомиться с методическими указаниями по выполнению работы и правилами техники безопасности.

2. Расписаться в журнале по технике безопасности и получить разрешение на проведение лабораторной работы.

3. Включить компьютер и запустить программу Electronics Workbench (Рабочий стол Windows папка «Учебный процесс» ярлык программы Electronics Workbench ).

4. Провести исследования суммирующего счетчика с последовательным переносом на JK -триггерах.

Рис. 7.7. Схема установки для исследования суммирующего двоичного счетчика с последовательным переносом на JK -триггерах 4.1. На рабочем поле программы Electronics Workbench v.5.собрать схему суммирующего счетчика с последовательным переносом на JK -триггерах. (см. рис. 7.7). Для этого выполнить следующие действия:

4.1.1. Из программы Electronics Workbench открыть файл sum_ct2jk.ewb. Путь открытия файла: File Open в открывшемся окне Open Circuit File двойным щелчком левой клавиши мыши открыть папку 2102 выбрать файл sum_ct2jk.ewb нажать кнопку «Открыть».

4.1.2. Сохранить открытый файл под именем № компьютера_ sum_ct2jk.ewb в папке 2102 (File Save As… впечатать имя сохраняемого файла, например W2_sum_ct2jk.ewb нажать кнопку «Сохранить» при помощи левой клавиши мыши.

4.1.3. Убедиться в соответствии лабораторной установки схеме на рис. 7.7 и, в случае отличия, внести изменения. Положение переключателей SB1 и SB2 следует устанавливать при помощи клавиш «C» и «R». После этого предъявить моделируемую установку для проверки инженеру.

1 2 3 4 5 6 7 8 9 10 11 12 C t Q t Q t Qt Qt Рис. 7.8. Экспериментальные временные диаграммы в двоичном суммирующем счетчике с последовательным переносом 4.2. Включить питание моделируемой лабораторной установки и, при необходимости, подачей напряжения уровня логической единицы установить триггера в состояние Q1=0, Q2=0, Q3=0, Q4=(верхнее положение переключателя SB2 ). После этого перевести переключатель SB2 в нижнее положение, что соответствует подаче на входы R сброса триггеров логического нуля.

4.3. Зафиксировать и отметить на графиках рис. 7.8 логические уровни выходных сигналов Q1...Q4 триггеров при последовательном изменении сигнала на синхровходе C. Красный цвет индикаторов соответствует высокому уровню напряжения (+5В – уровень логической единицы), а белый – низкому (0В – логический ноль). Уровень синхросигнала изменять при помощи ключа SB1 последовательно в соответствии с временными диаграммами на рис. 7.8.

Pages:     | 1 |   ...   | 6 | 7 || 9 |






















© 2011 www.dissers.ru - «Бесплатная электронная библиотека»

Материалы этого сайта размещены для ознакомления, все права принадлежат их авторам.
Если Вы не согласны с тем, что Ваш материал размещён на этом сайте, пожалуйста, напишите нам, мы в течении 1-2 рабочих дней удалим его.