WWW.DISSERS.RU

БЕСПЛАТНАЯ ЭЛЕКТРОННАЯ БИБЛИОТЕКА

   Добро пожаловать!


Министерство образования Российской Федерации Санкт-Петербургский государственный электротехнический Университет “ЛЭТИ” РАБОЧАЯ ПРОГРАММА Дисциплины “Узлы и устройства ЭВМ” Для подготовки бакалавров по направлению 552800 – “Информатика и вычислительная техника” Санкт-Петербург 2002 2 Министерство образования Российской Федерации Санкт-Петербургский государственный электротехнический Университет “ЛЭТИ” “УТВЕРЖДАЮ” Проректор по учебной работе проф. Ушаков В.Н.

РАБОЧАЯ ПРОГРАММА Дисциплины “Узлы и устройства ЭВМ” Для подготовки бакалавров по направлению 552800 – “Информатика и вычислительная техника" Факультет компьютерных технологий и информатики Кафедра Вычислительной техники Курс 3 Семестр 6 Лекции 60 ч Экзамен семестр 6 Лабораторные занятия 15 ч. Зачет семестр Курсовое проектирование 15 ч. 6 Аудиторные занятия 90 ч.

Самостоятельные занятия 88 ч.

Всего часов 178 ч.

2002 3 Рабочая программа обсуждена на заседании кафедры Вычислительной техники “” _ 2002 г., протокол №.

Рабочая программа согласована с рабочей программой изученной ранее дисциплины “Схемотехника” Рабочая программа одобрена методической комиссией факультета Компьютерных технологий и информатики “” _ 2002 г.

4 Цель и задачи дисциплины В результате изучения курса студенты должны:

Знать современную элементную базу вычислительной техники, методы построения функциональных узлов и устройств вычислительной техники, правила разработки и оформления технической документации в области электрических схем вычислительной техники.

Уметь использовать параметры и характеристики микросхем разных уровней интеграции при проектировании аппаратных средств вычислительной техники, принимать самостоятельные решения при разработке функционально-логических схем цифровых узлов и устройств, проектировать узлы и устройства, исходя из заданных параметров, пользоваться стандартной терминологией и языками описания цифровых узлов и устройств.

Иметь опыт чтения и понимания справочной литературы по цифровым узлам и устройствам и опыт разработки узлов и устройств с заданным функционированием.

Иметь представление о тенденциях и перспективах развития элементной базы вычислительной техники.

Содержание рабочей программы Введение. Предмет, объем, содержание, цели и задачи дисциплины. Связь с другими дисциплинами. Обзор литературы по курсу.

Тема 1. Триггерные устройства. Классификация и способы описания триггеров.

Одноступенчатые триггеры (асинхронные и синхронные с управлением уровнем).

Двухступенчатые триггеры. Триггеры с динамическим управлением. Преобразование вида логического функционирования триггера. Сравнение триггеров различных типов и области их применения.

Тема 2. Регистры. Узлы на основе регистров. Классификация и параметры регистров.

Статические регистры. Сдвигающие регистры с односторонним и реверсивным сдвигом.

Многофункциональные регистры. Счетчики Джонсона.

Тема 3. Двоичные и двоично-кодированные счетчики. Классификация и параметры счетчиков.

Последовательные и параллельные двоичные счетчики (суммирующие, вычитающие, реверсивные). Счетчики с групповым переносом. Проектирование счетчиков с произвольным модулем счета (методом блокировки переносов и методом принудительного насчета). Двоичнодесятичные счетчики.

Тема 4. Дешифраторы. Функционирование и схемы двоичных дешифраторов. Наращивание их размерности. Использование для воспроизведения переключательных функций.

Тема 5. Приоритетные и двоичные шифраторы. Функционирование и схемы. Приоритетные шифраторы в коде "1 из N" (указатели старшей единицы, приоритетные цепочки).

Тема 6. Мультиплексоры, демультиплексоры. Функционирование и схемы. Использование мультиплексоров в качестве универсальных логических модулей, способы их настройки.

Универсальные логические модули, состоящие из нескольких мультиплексоров.

Тема 7. Компараторы. Блоки сравнения на равенство. Блоки сравнения на "больше" ("меньше").

Тема 8. Сумматоры и арифметико-логические устройства. Классификация сумматоров.

Одноразрядные сумматоры. Многоразрядные сумматоры. Последовательный, параллельный и комбинированные переносы в схемах сумматоров. Накапливающие сумматоры. Двоичнодесятичные сумматоры. Типовые АЛУ.

Тема 9. Узлы контроля. Контроль по модулю 2. Схемы свертки. Схемы передачи (хранения) данных с контролем по модулю 2.

Тема 10. Преобразователи кодов. Преобразователи прямого кода в обратный и дополнительный.

Преобразователи двоичных кодов в код Грея и обратно.

Тема 11. Распределители тактовых сигналов. Функционирование и обобщенная схема распределителей тактовых сигналов. Схемы на основе счетчика и дешифратора. Кольцевые сдвигающие регистры. Схемы на основе счетчика Джонсона. Сравнительная оценка вариантов.

Тема 12. Современные цифровые БИС/СБИС. Определение и классификация БИС. Основные проблемы, возникающие при разработке и изготовлении БИС.

Тема 13. Матричные умножители. Классификация матричных умножителей. Множительные и множительно-суммирующие блоки. Наращивание размерностей матричных умножителей.

Операции со знакопеременными сомножителями.

.

Тема 14. Микропроцессоры и микроконтроллеры (основные сведения). Определение.

Интерфейсные БИС.

Тема 15. Микропроцессор Intel 8080. Структура. Иллюстрация выполнения команды на уровне работы блоков микропроцессора.

Тема 16. Шинные формирователи и буферные регистры (ШФ и БР). Назначение. Организация портов ввода, вывода и ввода-вывода.

Тема 17. Таймеры. Назначение. Структура, назначение блоков и сигналов. Программирование.

Режимы работы.

Тема 18. Последовательный обмен в цифровых системах. Последовательно-параллельные приемопередатчики. Виды обмена последовательными данными. Асинхронный обмен.

Синхронный обмен. Структуры сигналов при асинхронной и синхронной передачах. Сравнение видов обмена. Область применения различных видов обмена.

Тема 19. Основные сведения о БИС/СБИС запоминающих устройств (ЗУ). Основные понятия.

Классификация ЗУ. Системы параметров ЗУ.

Тема 20. Оперативные запоминающие устройства (ОЗУ). Триггерные (статические) ЗУ.

Структура триггерных ЗУ. Основные параметры и области применения. Динамические ЗУ.

Однотранзисторные запоминающие элементы. Процессы записи и считывания данных.

Регенерация данных. Структура динамических ЗУ.

Тема 21. Постоянные, однократно программируемые пользователем и репрограммируемые ЗУ (ПЗУ, ППЗУ, РПЗУ). Типичные матрицы накопителей ЗУ. Масочные ЗУ и ЗУ с программированием размыканием или замыканием перемычек в элементах связи. Структура ЗУ с ультрафиолетовым стиранием. ЗУ с электрическим стиранием. FLASH ЗУ. Построение ЗУ емкостью, превышающей емкость одной БИС.

Тема 22. Программируемые логические матрицы (ПЛМ) и программируемая матричная логика (ПМЛ). Обобщенные структуры ПЛМ и ПМЛ.

Тема 23. Базовые матричные кристаллы (вентильные матрицы с масочным программированием). Программируемые пользователем вентильные матрицы (FPGA). Сложные программируемые логические схемы (CPLD).

Заключение. Прогноз развития аппаратных средств построения ЭВМ.

Перечень лабораторных работ № Наименование работы Номер темы 1 Исследование логических структур и триггерных устройств, реализуемых в схемотехнике ТТЛ(Ш) 2 Исследование узлов, реализуемых в схемотехнике КМОП 2,3,6,8,11 и 3 Моделирование и проектирование устройств на основе FPGA 4 Построение функциональных узлов на основе CPLD 2 – 11, 5 Исследование функционирования интерфейсных БИС (универсального синхронно- 17,асинхронного приемо-передатчика и программируемого интервального таймера), 6 Исследование счетчиковых и регистровых структур на основе средних интегральных 2,3,схем Цели и содержание курсового проекта Студентам предлагаются индивидуальные задания двух типов. В заданиях первого типа предусматривается разработка цифрового функционального узла (распределителя тактов со сложной временной диаграммой, преобразователя кодов, нестандартного счетчика, преобразователя формы представления данных и т. п.). В заданиях второго типа проектируется цифровой функциональный преобразователь для реализации кусочно-линейной аппроксимации одной из типовых для вычислительной техники функций. При этом проектирование ведется с учетом методических и инструментальных погрешностей преобразователя, оцениваемых как по методу наихудшего случая, так и теоретико-вероятностным методом.

При выполнении задания обоих типов анализируются возможные варианты реализации заданного узла и выбирается наилучший по заданному критерию. Затем для выбранного варианта разрабатывается на заданной элементной базе принципиальная электрическая схема, временные диаграммы работы, оцениваются длительности переходных.

Курсовой проект оформляется в виде пояснительной записки объемом 25…30 страниц, в которой отражаются все этапы разработки узла, и приложения, содержащего принципиальную электрическую схему узла с перечнем элементов.

Ориентировочное время работы над курсовым проектом 40 часов.

Литература Основная К-во Ин экз. в Пз Кп д.

№ Название, библиографическое описание Л Лр библ. Гриф (С) зад.

(р) (на каф.) 1 Угрюмов Е.П. Цифровая схемотехника.– СПб.:

БХВ – Санкт-Петербург, 2000. – 528 c.: ил. Учебное пособие для студентов направлений 654600 и 6 6 6 552800 – “Информатика и вычислительная техника” (специальность 220100 “Вычислительные машины, комплексы, системы и сети”).

2 Угрюмов Е.П. Проектирование элементов и узлов ЭВМ: Учеб.пособие для вузов. - М.: Высш.шк., 1987. 6 6 6 - 318 с.

3 Методические указания к курсовому проектированию по дисциплине “Узлы и устройства 6 (70) ЭВМ”/Сост.: О.Е.Блинков, А.М.Смирнов, Е.П.Угрюмов. СПб.: Изд-во СПбГЭТУ, 1991, 28 с.

4 Проектирование модуля функционального преобразования: Методические указания по курсовому проектированию по дисциплине “Узлы и 6 (40) устройства ЭВМ”/Сост. Е.П.Угрюмов. СПб.: Изд-во СПбГЭТУ “ЛЭТИ”, 2001, 24 с Дополнительная К-во экз.

№ Название, библиографическое описание в библ.

(на каф.) Потемкин И.С. Функциональные узлы цифровой автоматики. – М.: Энергоатомиздат, 1988. – 320 с.

Хоровиц П., Хилл У. Искусство схемотехники: В 3-х томах: Т.2: Пер. с англ. – 4-е изд. – М.: Мир, 1993. – 371 с.

Лебедев О.Н. Применение микросхем памяти в электронных устройствах: Справочное Ф/б пособие. – М.: Радио и связь, 1994. – 216 с.

Базовые матричные кристаллы и матричные БИС / В.Г.Домрачев, П.П.Мальцев, Ф/б И.В.Новаченко, С.Н.Пономарев. – М.: Энергоатомиздат, 1992. – 224 с.

Цифровые интегральные микросхемы : Справочник / П.П.Мальцев, Н.С. Долидзе, М.И.Критенко и др. – М.: Радио и связь, 1994. – 240 с.

Применение интегральных микросхем памяти: Справочник / А.А.Дерюгин, В.В.Цыркин, Е.В.Красовский и др./ Под ред. А.Ю.Гордонова, А.А.Дерюгина. – М.: Радио и связь, 1994. – 232 с.

Логические ИС КР1533, КР1554: Справочник: В 2-х частях / И.И.Петровский, 12 ч.7 А.В.Прибыльский, А.А.Троян, В.С.Чувелев. – М.: БИНОМ, 1993. – 496 с. ф/б ч.Автор:

к.т.н., доцент Альшевский А.Н.

Рецензент к.т.н., доцент кафедры САПР Михалков В.А.

Зав. кафедрой Вычислительной техники д.т.н.,профессор Пузанков Д.В.

Декан факультета Компьютерных технологий и информатики Герасимов И.В.

д.т.н., профессор Программа согласована:

Зав. кафедрой Вычислительной техники д.т.н., профессор Пузанков Д.В.

Зав. Отделом учебной литературы Смирнова О.Н.

Председатель методической комиссии факультета Компьютерных технологий и информатики к.т.н., доцент Чугунов Л.А.

Руководитель методического отдела к.т.н., доцент Марасина Л.А.











© 2011 www.dissers.ru - «Бесплатная электронная библиотека»

Материалы этого сайта размещены для ознакомления, все права принадлежат их авторам.
Если Вы не согласны с тем, что Ваш материал размещён на этом сайте, пожалуйста, напишите нам, мы в течении 1-2 рабочих дней удалим его.